Patent Abstracts of Japan

BEST AVAILABLE COPY

PUBLICATION NUMBER

05343674

PUBLICATION DATE

24-12-93

APPLICATION DATE

10-06-92

APPLICATION NUMBER

04177342

APPLICANT: RICOH CO LTD;

INVENTOR :

SHIOJIRI KAZUYA;

INT.CL.


H01L 29/784

TITLE

SEMICONDUCTOR DEVICE AND

MANUFACTURING METHOD

THEREOF



· ADIE COPY

ABSTRACT: PURPOSE: To lessen the short channel effect by suppressing the extension of a depletion layer within a MOS transistor in the structure wherein recessions are formed in a substrate while the substrate on a gate electrode forming part is raised.

> CONSTITUTION: Recessions 4a are formed in source/drain regions in a P type silicon substrate 2 while a channel forming part becomes a raised part 6a on whose crest part a gate electrode 10 is formed through the intermediary of a gate oxide film 8. On the other hand, high doped source drain regions 12, 14 are formed on the bottom parts of the recessions 4a while low doped source drain regions 16, 18 are formed on the sides of the raised part 6a so as to form an LDD structured MOS transistor. Furthermore, a P type impurity diffused regions 26 in the same conductivity type as that of the substrate 2 but higher impurity concentration than that of the substrate 2 is formed in the deep position of the raised part 6a so as to suppress the extension of a depletion layer.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-343674

(43)公開日 平成5年(1993)12月24日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 1 L 29/784				
		7377 - 4M	H 0 1 L 29/78	301 S
		7377 - 4M		301 H

審査請求 未請求 請求項の数9(全 10 頁)


(21)出願番号	特願平4-177342	(71)出願人	000006747
			株式会社リコー
(22)出願日	平成4年(1992)6月10日		東京都大田区中馬込1丁目3番6号
		(72)発明者	福島康
			東京都大田区中馬込1丁目3番6号 株式
			会社リコー内
		(72)発明者	小西 淳一
			東京都大田区中馬込1丁目3番6号 株式
			会社リコー内
		(72)発明者	種田 敏彦
			東京都大田区中馬込1丁月3番6号 株式
			会社リコー内
		(74)代理人	弁理士 野口 繁雄
			最終頁に続く
		I	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 基板に凹部を形成し、ゲート電極が形成される部分の基板を隆起させた構造のMOSトランジスタにおいて、空乏層の伸びを抑えて短チャネル効果を抑制する。

【構成】 P型シリコン基板2にはソース・ドレイン領域に凹部4 aが形成され、チャネルが形成される部分が隆起部6 aとなり、隆起部6 aの頂部にはゲート酸化膜8を介してゲート電極10が形成されている。凹部4の底部には高濃度ソース・ドレイン領域12,14が形成され、隆起部6の側面には低濃度ソース・ドレイン領域16,18が形成されてLDD構造のMOSトランジスタが形成されている。空乏層の伸びを抑えるために基板2と同じ導電型で基板2よりも不純物濃度の高いP型不純物拡散領域26が、隆起部6 aの深い位置に形成されている。



【特許請求の範囲】

【請求項1】 シリコン基板の活性領域の中央部に両側 の基板面から傾斜面をもって隆起する断面形状が台形の 隆起部が形成され、その隆起部の頂部にゲート絶縁膜を 介してゲート電極が形成されており、前記隆起部より低 い前記基板面には高不純物濃度のソース・ドレインが形 成され、前記隆起部の斜面には低不純物濃度のソース・ ドレインが形成されていることを特徴とする半導体装 置。

シリコン基板の活性領域の中央部に両側 【請求項2】 の基板面から隆起した隆起部が形成され、その隆起部の 頂部にゲート絶縁膜を介してゲート電極が形成されてお り、前記隆起部より低い前記基板面には高不純物濃度の ソース・ドレインが形成され、前記隆起部の側面には低 不純物濃度のソース・ドレインが形成されており、前記 高不純物濃度のソース・ドレイン領域と基板との間に基 板と同じ導電型の不純物領域が形成されていることを特 徴とする半導体装置。

【請求項3】 シリコン基板の活性領域の中央部に両側 の基板面から隆起した隆起部が形成され、その隆起部の 頂部にゲート絶縁膜を介してゲート電極が形成されてお り、前記隆起部より低い前記基板面には高不純物濃度の ソース・ドレインが形成され、前記隆起部の側面には低 不純物濃度のソース・ドレインが形成されており、前記 隆起部の深い位置に基板と同じ導電型の不純物領域が形 成されていることを特徴とする半導体装置。

【請求項4】 以下の工程(A)から(C)を含む半導 体装置の製造方法。

- (A) シリコン基板上にゲート絶縁膜を介してポリシリ コン膜を堆積し、写真製版とエッチングによりそのポリ 30 シリコン膜をパターン化してゲート電極を形成するエ
- (B) 更にゲート絶縁膜及び基板もエッチングして基板 に隆起部と凹部とを形成する工程、
- (C) ソース・ドレイン用の不純物を基板表面の法線方 向に対して傾いた方向からイオン注入し、かつ注入過程 で基板を基板面内で回転させることにより、前記凹部底 部に高濃度不純物領域を形成し、前記隆起部側面に低濃 度不純物領域を形成する工程。

【請求項5】 以下の工程(A)から(C)を含む半導 40 入する工程。 体装置の製造方法。

- (A) シリコン基板上にゲート絶縁膜を介してポリシリ コン膜を堆積し、写真製版とエッチングによりそのポリ シリコン膜をパターン化してゲート電極を形成する工
- (B) 更にゲート絶縁膜及び基板もエッチングして基板 に隆起部と凹部とを形成する工程、
- (C) ソース・ドレイン用に拡散係数の異なる2種類の 不純物をほぼ基板表面の法線方向からイオン注入し、熱

を形成し、前記隆起部側面に低濃度不純物領域を形成す る工程。

【請求項6】 以下の工程(A)から(E)を含む半導 体装置の製造方法。

- (A) シリコン基板上にゲート絶縁膜を介してポリシリ コン膜を堆積し、写真製版とエッチングによりそのポリ シリコン膜をパターン化してゲート電極を形成し、更に ゲート絶縁膜もエッチングする工程、
- (B) アルカリ性エッチング液を用いて基板をエッチン グすることにより、基板に凹部を形成するとともに断面 形状が台形の降起部を形成する工程、
- (C) ソース・ドレイン用の不純物を隆起部の斜面に対 してほぼその法線方向から低濃度にイオン注入する工 程、
- (D) その後、絶縁膜を形成してエッチバックを施すこ とによりゲート電極側面から前記隆起部側面にかけて絶 縁膜の側壁を形成する工程、
- (E) その絶縁膜の側壁をマスクとしてソース・ドレイ ン用の不純物をほぼ基板表面の法線方向から高濃度に注 20 入する工程。

【請求項7】 以下の工程(A)から(F)を含む半導 体装置の製造方法。

- (A) シリコン基板上にゲート絶縁膜を介してポリシリ コン膜を堆積し、写真製版とエッチングによりそのポリ シリコン膜をパターン化してゲート電極を形成し、更に ゲート絶縁膜もエッチングする工程、
- (B) アルカリ性エッチング液を用いて基板をエッチン グすることにより、基板に凹部を形成するとともに断面 形状が台形の隆起部を形成する工程、
- (C) ソース・ドレイン用の不純物を隆起部の斜面に対 してほぼその法線方向から低濃度にイオン注入する工
- (D) ソース・ドレイン用の不純物をほぼ基板表面の法 線方向から中濃度にイオン注入する工程、
- (E) その後、絶縁膜を形成してエッチバックを施すこ とによりゲート電極側面から前記隆起部側面にかけて絶 縁膜の側壁を形成する工程、
- (F) その絶縁膜の側壁をマスクとしてソース・ドレイ ン用の不純物をほぼ基板表面の法線方向から高濃度に注

【請求項8】 以下の工程(A)から(E)を含む半導 体装置の製造方法。

- (A) シリコン基板上にゲート絶縁膜を介してゲート電 極を形成する工程、
- (B) その後、ソース・ドレイン領域の基板をエッチン グレて基板に凹部を形成する工程、
- (C) 基板と同じ導電型の不純物をほぼ基板表面の法線 方向から深くイオン注入する工程、
- (D) 基板と反対導電型の不純物を基板表面の法線に対 処理により拡散させて前記凹部底部に高濃度不純物領域 50 して高角度の斜め回転注入法により低濃度にイオン注入

-490-

3

する工程、

(E) 基板と反対導電型の不純物をほぼ基板表面の法線 方向から高濃度に、かつ基板と同じ導電型の前記不純物 注入層よりも浅くイオン注入する工程。

【請求項9】 以下の工程(A)から(E)を含む半導 体装置の製造方法。

- (A) 基板と同じ導電型の不純物をほば基板表面の法線 方向から深くイオン注入する工程、
- (B) シリコン基板上にゲート絶縁膜を介してゲート電 極を形成する工程、
- (C) その後、ソース・ドレイン領域の基板をエッチン グして基板に凹部を形成する工程、
- (D) 基板と反対導電型の不純物を基板表面の法線に対 して高角度の斜め回転注入法により低濃度にイオン注入 する工程、
- (E) 基板と反対導電型の不純物をほぼ基板表面の法線 方向から高濃度にイオン注入する工程。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はソース・ドレイン領域の チャネル側に低濃度不純物領域をもつLDD構造と称さ れるMOSトランジスタとその製造方法に関するもので ある。

[0002]

【従来の技術】LSIの高集積化や遅延時間の短縮のた めに素子の微細化が進んでいる。MOSトランジスタの 場合、微細化に伴ないホットキャリアによる特性劣化が 起こる。その対策としてLDD構造が使用されてきた。 LDD構造においては、ソース・ドレイン領域の低濃度 不純物領域のチャネル長さ方向の長さを長くしたり、低 30 が形成される部分の基板隆起部の断面形状を台形にした 濃度不純物領域のピーク位置を深くすることによりホッ トキャリア耐圧が向上することが知られている。

【0003】従来のLDD構造の製造方法は、ゲート電 極をマスクとして基板にソース・ドレイン用の不純物を 低濃度にイオン注入した後、ゲート電極の側面に絶縁物 の側壁スペーサを形成し、それをマスクにして基板にソ ース・ドレイン用の不純物を高濃度にイオン注入する。 低濃度不純物拡散領域を長くしようとすれば絶縁物の側 壁スペーサ幅を広くする必要がある。CVD法により絶 縁膜を堆積し、それをエッチバックして側壁スペーサを 形成する方法では側壁スペーサ幅を広くするには絶縁膜 の膜厚を厚くしなければならない。しかし、微細化によ り隣接するゲート電極の間隔が狭くなってくると、絶縁 膜を厚く堆積するとゲート電極間が埋め込まれ、側壁ス ペーサを形成することができなくなる。また、低濃度不 純物層のピーク位置を深くしようとすれば低濃度不純物 領域用のイオン注入時の注入エネルギーを大きくしなけ ればならない。しかし、ゲート電極をマスクとして自己 整合的にイオン注入を行なう方法では、注入エネルギー を大きくしすぎるとそのソース・ドレイン用の不純物イ

オンがゲート電極を突き抜けてチャネル領域に注入され てしまう。

【0004】一方、シリコン基板上にゲート絶縁膜を介 してポリシリコンのゲート電極を形成した後、更にエッ チングを施してゲート電極の外側のゲート絶縁膜とシリ コン基板をエッチングすることにより基板に凹部と隆起 部とを形成し、不純物イオンを基板表面の法線方向から 傾けて注入することにより、その隆起部の側壁に低濃度 の拡散層を形成したLDD構造のMOSトランジスタが 提案されている(特開平2-5436号公報参照)。そ の提案のように、隆起部の側壁にLDDの低濃度不純物 拡散領域を形成することにより、トランジスタが基板上 で占有する面積が小さくなるだけでなく、従来の平面状 LDD構造と比べて電子がゲート絶縁膜から離れて深い ところを通過するようになるのでホットエレクトロンの 発生を一層有効に抑えることができる効果もある。

[0005]

【発明が解決しようとする課題】本発明の第1の目的 は、基板に凹部を形成し、ゲート電極が形成される部分 の基板を隆起させた構造のMOSトランジスタで、LD Dの低濃度不純物拡散領域の長さをより長くすることを 目的とするものである。本発明の第2の目的は、基板に 凹部を形成し、ゲート電極が形成される部分の基板を隆 起させた構造のMOSトランジスタにおいて、空乏層の 伸びを抑えて短チャネル効果を抑制することである。

【0006】本発明の第3の目的は、基板に凹部を形成 し、ゲート電極が形成される部分の基板を隆起させた構 造のMOSトランジスタを引用例よりも少ない工程数で 形成することにある。本発明の第4の目的はゲート電極 MOSトランジスタを製造する方法を提供することであ る。本発明の第5の目的は、基板に凹部を形成し、ゲー ト電極が形成される部分の基板を隆起させ、かつ空乏層 の伸びを抑えたLDD構造のMOSトランジスタを製造 する方法を提供することである。

[0007]

【課題を解決するための手段】LDD構造の低濃度不純 物拡散領域の長さをより長くするために、本発明の半導 体装置では、シリコン基板の活性領域の中央部に両側の 基板面から傾斜面をもって隆起する断面形状が台形の隆 起部が形成され、その隆起部の頂部にゲート絶縁膜を介 してゲート電極が形成されており、隆起部より低い基板 面には高不純物濃度のソース・ドレインが形成され、隆 起部の斜面には低不純物濃度のソース・ドレインが形成 されている。

【0008】空乏層の伸びを抑えるために、本発明の半 導体装置では、シリコン基板の活性領域の中央部に両側 の基板面から隆起した隆起部が形成され、その隆起部の 頂部にゲート絶縁膜を介してゲート電極が形成されてお 50 り、隆起部より低い基板面には高不純物濃度のソース・

5

ドレインが形成され、隆起部の側面には低不純物濃度の ソース・ドレインが形成されており、高不純物濃度のソ ース・ドレイン領域と基板との間又は隆起部の深い位置 に基板と同じ導電型の不純物領域が形成されている。

【0009】ゲート電極が形成される部分の基板を隆起 させた構造のMOSトランジスタを引用例よりも少ない 工程数で形成するために、本発明の製造方法は、以下の 工程(A)から(C)を含んでいる。(A)シリコン基 板上にゲート絶縁膜を介してポリシリコン膜を堆積し、 写真製版とエッチングによりそのポリシリコン膜をパタ ーン化してゲート電極を形成する工程、(B) 更にゲー ト絶縁膜及び基板もエッチングして基板に隆起部と凹部 とを形成する工程、(C)ソース・ドレイン用の不純物 を基板表面の法線方向に対して傾いた方向からイオン注 入し、かつ注入過程で基板を基板面内で回転させるか、 又はソース・ドレイン用に拡散係数の異なる2種類の不 純物をほぼ基板表面の法線方向からイオン注入し、熱処 理により拡散させることにより、凹部底部に高濃度不純 物領域を形成し、前記隆起部側面に低濃度不純物領域を 形成する工程。

【0010】ゲート電極が形成される部分の基板隆起部 の断面形状を台形にしたMOSトランジスタを製造する ために、本発明は以下の工程(A)から(E)を含んで いる。(A)シリコン基板上にゲート絶縁膜を介してポ リシリコン膜を堆積し、写真製版とエッチングによりそ のポリシリコン膜をパターン化してゲート電極を形成 し、更にゲート絶縁膜もエッチングする工程、(B)ア ルカリ性エッチング液を用いて基板をエッチングするこ とにより、基板に凹部を形成するとともに断面形状が台 の不純物を隆起部の斜面に対してほぼその法線方向から 低濃度にイオン注入する工程、(D) その後、絶縁膜を 形成してエッチバックを施すことによりゲート電極側面 から前記隆起部側面にかけて絶縁膜の側壁を形成する工 程、(E) その絶縁膜の側壁をマスクとしてソース・ド レイン用の不純物をほぼ基板表面の法線方向から高濃度 に注入する工程。

【0011】基板隆起部の断面形状を台形にしたMOS トランジスタを製造する好ましい態様では、ソース・ド レイン用の不純物を隆起部の斜面に対してほぼその法線 40 方向から低濃度にイオン注入した後、ソース・ドレイン 用の不純物をほぼ基板表面の法線方向から中濃度にイオ ン注入する工程を更に含んでいる。

【0012】空乏層の伸びを抑えたLDD構造のMOS トランジスタを製造するために、本発明は、以下の工程 (A) から(E) を含んでいる。(A) シリコン基板上 にゲート絶縁膜を介してゲート電極を形成する工程、 (B) その後、ソース・ドレイン領域の基板をエッチン グして基板に凹部を形成する工程、(C)基板と同じ導 注入する工程、(D)基板と反対導電型の不純物を基板 表面の法線に対して高角度の斜め回転注入法により低濃 度にイオン注入する工程、(E) 基板と反対導電型の不 純物をほぼ基板表面の法線方向から高濃度に、かつ基板 と同じ導電型の前記不純物注入層よりも浅くイオン注入 する工程。

6

【0013】空乏層の伸びを抑えたLDD構造のMOS トランジスタを製造するために、本発明の他の態様で は、以下の工程(A)から(E)を含んでいる。(A) 基板と同じ導電型の不純物をほぼ基板表面の法線方向か ら深くイオン注入する工程、(B)シリコン基板上にゲ ート絶縁膜を介してゲート電極を形成する工程、(C) その後、ソース・ドレイン領域の基板をエッチングして 基板に凹部を形成する工程、(D)基板と反対導電型の 不純物を基板表面の法線に対して高角度の斜め回転注入 法により低濃度にイオン注入する工程、(E)基板と反 対導電型の不純物をほぼ基板表面の法線方向から高濃度 にイオン注入する工程。

【0014】イオン注入に際しては、基板2の表面の法 20 線方向から注入する場合でも、チャネリングを防ぐため に基板表面の法線に対して数度~10度傾けながら基板 2を回転させるのが一般的である。したがって、「ほぼ 基板表面の法線方向」とは、チャネリングを防ぐために 基板表面の法線方向から数度~10度程度傾いた斜め回 転注入を含んでいる。「基板」はシリコン基板自体を指 す場合だけでなく、MOSトランジスタが基板に形成さ れたウエルに形成される場合にはウエルも含んでいる。

[0015]

【実施例】図1は第1の実施例を表わす。P型シリコン 形の降起部を形成する工程、(C)ソース・ドレイン用 30 基板2にはソース・ドレイン領域に凹部4が形成され、 チャネルが形成される部分が隆起部6となっている。隆 起部6のチャネル長方向の断面形状は台形状である。そ の隆起部6の頂部にはゲート酸化膜8を介してポリシリ コンにてなるゲート電極10が形成されている。基板2 に形成された凹部4の深さは1000~数1000Åで ある。このような形状の凹部4はアルカリ性エッチング 液を用いた異方性エッチングにより形成されることが知 られており、(100)面をもつシリコン基板をアルカ リ性エッチング液でエッチングすると(111)面を側 面にもった断面V字形の凹部が形成される。

【0016】凹部4の底部には砒素やリンなどのN型不 純物が高濃度に導入された不純物濃度の高いソース・ド レイン領域12,14が形成されており、隆起部6の側 面にはN型不純物が低濃度に導入されたソース・ドレイ ン領域16,18が形成されている。高濃度ソース・ド レイン領域12,14と低濃度ソース・ドレイン領域1 6,18によりLDD構造のMOSトランジスタが形成 されている。図示は省略されているが、MOSトランジ スタとしてはさらに層間絶縁膜が形成され、層間絶縁膜 電型の不純物をほぼ基板表面の法線方向から深くイオン 50 のコンタクトホールを介してメタル配線がソース・ドレ

イン領域やゲート電極と接続されている。図1の実施例のように隆起部6の側面が傾斜していることにより低濃度ソース・ドレイン領域16,18の長さが長くなり、チャネルでの電界の集中をより緩和することができる。

【0017】図2は第2の実施例を表わす。図2では凹部4aの形状が図1の凹部4と異なっており、隆起部6aはその側面が基板面に対して垂直方向に形成されている。この場合も凹部4aの底部にはN型の高濃度不純物拡散層によるソース・ドレイン領域12,14が形成され、隆起部6aの側面には低濃度不純物拡散層によるソース・ドレイン領域16,18が形成されてLDD構造のMOSトランジスタが構成されている。高濃度ソース・ドレイン領域12,14と基板2との間に、基板2と同じ導電型で基板2よりも不純物濃度の高いP型不純物拡散領域22,24を設けることにより空乏層の伸びが抑えられ、短チャネル効果が抑制される。

【0018】図3は第3の実施例を表わす。図2の実施例と比較すると、空乏層の伸びを抑えるための基板2と同じ導電型で基板2よりも不純物濃度の高いP型不純物拡散領域26は、隆起部6aの深い位置に形成されている。

【0019】図4は基板2に凹部を形成し、隆起部の頂部にゲート酸化膜を介してゲート電極をもつLDD構造のMOSトランジスタを少ない工程数で製造する製造方法を示したものである。

(A) P型シリコン基板 2 の表面に素子分離用フィールド酸化膜(図示略)を形成し、膜厚が例えば約150 Åのゲート酸化膜 8 を形成し、その上にゲート電極用に膜厚が約300 0 Åで低抵抗化されたポリシリコン膜 10 を形成する。

(B) ポリシリコン膜10上にフォトレジスト膜を形成し、写真製版によりゲート電極形状のフォトレジストパターン28を形成する。

(E) 熱処理を施してイオン注入された不純物を活性化させ、かつ拡散させる。これにより凹部の底部では高濃度不純物拡散領域12,14が形成され、隆起部6aの側面では低濃度不純物拡散領域16,18が形成される。

図4の方法では凹部の底部に形成される高濃度不純物拡 散領域12,14と隆起部6aの側面に形成される低濃 50 度不純物拡散領域16,18のためのイオン注入を1度 の斜め回転注入によりすますことができる。

【0021】図5は図4と同様のLDD構造を異なる工程で製造する方法で示したものである。

(A) ゲート電極 1 0 を形成し、基板 2 に凹部を形成するところまでは図4 と同じである。

基板2にN型不純物で拡散係数の異なるリンと砒素を注入する。この注入は基板2の表面のほぼ法線方向から行うが、チャネリングを防ぐために基板表面の法線に対して数度~10度傾けながら基板2を回転させる。

(B) 熱処理を施し、注入された不純物の活性化と拡散を行わせてLDD構造とする。

図4と図5の製造方法では、ゲート電極が形成される部分の基板を隆起させたLDD構造のMOSトランジスタを少ない工程数で実現することができる。

【0022】図6は図1の実施例を製造する方法を示したものである。

(A) 図4の方法と同様にして素子分離用フィールド酸 化膜で分離された活性領域の基板2上にゲート酸化膜8 20 を形成し、その上にポリシリコン膜10を形成し、その 上にゲート電極用レジストパターン28を形成する。

(B) レジストパターン28をマスクにしてポリシリコン膜10とゲート酸化膜8をエッチングした後、基板2をアルカリ性エッチング液でエッチングする。基板2は(100)面をもつシリコン基板とすると、(111)面を側面にもつようにエッチングが進行して断面が台形の隆起部6が形成される。

【0023】(C)基板表面の法線方向から傾いた方向からN型不純物のリン又は砒素を注入する。この時基板30 は面内で回転させる。注入量は $1\sim3\times10^{13}/c$ m²程度とする。これはLDD構造の低濃度不純物拡散領域を形成するための注入である。

(D) 従来のようにPSG膜などの絶縁膜を堆積し、エッチバックを施すことによりゲート電極10の側面から隆起部6の側面にかけて絶縁膜の側壁30を形成する。

(E) 側壁 3 0 をマスクにして基板 2 にN型不純物のリン又は砒素をほぼ基板表面の法線方向から注入する。この時の注入量は $1 \times 10^{15} \sim 10 \times 10^{15} / cm^2$ とする。熱拡散を施すことにより図 1 OLDD 構造のMOSトランジスタが得られる。

【0024】図7は図1の実施例を更に改良したLDD 構造を得るための製造方法を表わしたものである。

(A) 括性領域にゲート酸化膜を介してゲート電極を形成し、基板 2 に凹部を形成してチャネル領域に隆起部 6 を形成するところまでは図 6 (A), (B) と同じである。

(B) 斜め回転イオン注入により隆起部の側面に低濃度 不純物拡散領域のための斜め回転イオン注入を行うとこ ろも図6(C)と同じである。

【0025】(C)ほぼ基板表面の法線方向からN型不

-493-

純物のリン又は砒素を中濃度でイオン注入する。

- (D) 図6と同様に絶縁膜の側壁30を形成する。
- (E) その側壁30をマスクにして基板2にN型不純物 のリン又は砒素を高濃度に注入する。この工程も図6と 同じである。

図7では工程(C)で中濃度のN型不純物を注入する工 程を追加したことが新しい。中濃度とは(B)での低濃 度と(E)での高濃度との中間濃度である。図7により 得られるLDD構造では、ソース・ドレイン領域が高濃 度と低濃度の中間に更に中濃度の拡散領域を有するの 10 で、チャネルの水平方向の電界の集中を一層緩和するこ とができる。

【0026】図8は図2の実施例を製造する方法を示し たものである。

(A) 素子分離用フィールド酸化膜20で分離されたP 型シリコン基板2 (比抵抗5~200cm) の活性領域 に、膜厚が約150Åのゲート酸化膜8を形成し、その 上に膜厚が約3000Åのポリシリコン膜を堆積し、写 真製版によりゲート電極形状のレジストパターン28を 形成し、そのレジストパターン28をマスクにしてポリ シリコン膜をエッチングしてゲート電極10を形成す る。

(B) ゲート酸化膜8をエッチングし、更に基板2を深 さ1000~3000Å、例えば約2000Åの深さに エッチングする。これにより基板に凹部4aが形成さ れ、ゲート電極10の下部には隆起部6aが形成され る。ここまでは図4の工程と同じである。

【0027】(C)基板2と同じ導電型のボロンイオン をドーズ量 1×10¹³~5×10¹³/cm²で接合深さ が約 $0.4 \mu m$ になるようにイオン注入を施す。この時 のイオン注入は基板2を斜めにしてイオン入射方向が基 板表面の法線から7度程度傾くようにし、基板2を面内 で回転させて行う。この斜め回転注入はチャネリングを 防止するためのものである。これにより基板2の凹部に はP型の低濃度不純物拡散領域22,24が形成され

(D) リンイオンをドーズ量1×10¹³~3×10¹³/ cm^2 で、接合深さが約0. $2\mu m$ になるように斜め回 転イオン注入する。この時のイオン入射角は基板2の表 内で回転させる。これにより降起部6aの側面を含む凹 部にN型低濃度不純物拡散領域16,18が形成され る。

(E) 砒素イオンをドーズ量1×10¹⁵~10×10¹⁵ $/cm^2$ で接合深さが約0.2 μ mとなるように注入す る。この注入は基板表面の法線方向から行ってもよく、 チャネリングを防ぐために7度程度傾けた斜め回転注入 法で行ってもよい。これによりN型高濃度不純物拡散領 域12,14が形成される。注入されたイオンを熱処理 により活性化し拡散させれば、図2のLDD構造とな 50 領域を形成するとともに、高不純物濃度のソース・ドレ

る。

【0028】図9は図3の実施例を製造する方法を示し たものである。

10

- (A) 素子分離用フィールド酸化膜20で囲まれた活性 領域にボロンイオンを1×10¹⁸~5×10¹⁸/cm² で、注入深さが $0.2 \sim 0.3 \mu$ mのディープチャネル ドープ領域26を形成する。
- (B) ボロンイオン注入の際存在した活性領域の酸化膜 を除去した後、ゲート酸化膜8を形成し、ポリシリコン 膜を堆積し、写真製版とエッチングによりポリシリコン ゲート電極10を形成する。28はゲート電極形成用の レジストパターンである。

【0029】(C)ゲート酸化膜8とシリコン基板2を エッチングし、深さが $0.3\sim0.5\mu$ mの凹部4aを 形成する。これによりディープチャネルドープ領域26 は隆起部6aの基端部付近に存在するようになる。

(D) リンイオンをドーズ量1×10¹³~3×10¹³/ cm^2 で接合深さが約 $0.2\mu m$ になるように斜め回転 イオン注入する。この時のイオンの入射方向は基板表面 20 の法線方向から約30度傾いた方向とする。

(E) 砒素イオンをドーズ量1×10¹⁵~10×10¹⁵ / c m² で接合深さが約0.2 μmとなるようにイオン 注入を施す。この時のイオン注入は基板表面の法線方向 又はチャネリングを防ぐために7度程度傾けた方向とす る。これにより凹部の底部に高濃度N型不純物拡散領域 12, 14が形成される。その後、熱処理を施すことに より図3のLDD構造が得られる。

【0030】図8又は図9の製造方法で、それぞれの工 程(D)と工程(E)の間に基板表面を非晶質化するた 30 めにシリコンイオンを注入する工程を追加してもよい。 そのシリコンイオン注入工程を追加して基板表面を非晶 質化することにより、工程(E)で砒素イオンを基板表 面の法線方向から注入してもチャネリング現象を防ぐこ とができるようになる。本発明は実施例に限定されるも のではない。例えば形成されるMOSトランジスタの導 電型をP型にしたり、基板にウエルを形成してCMOS を形成したり、1チップ内に他の種類の半導体装置、例 えばバイポーラトランジスタも形成するなど、特許請求 の範囲に基づいて種々に変更することができる。当業者 面の法線に対して約30度傾いた方向とし、基板2を面 40 によるそのような変更はこの発明の技術的範囲に属する ものである。

[0031]

【発明の効果】本発明により、チャネルが形成される部 分の基板を断面形状が台形になるように隆起させ、その 隆起部の斜面にLDD構造の低濃度不純物拡散領域を形 成すれば、低濃度不純物拡散領域の長さが長くなり、チ ャネルでの電界の集中をより緩和することができる。本 発明により、チャネルが形成される部分の基板を隆起さ せ、その隆起部の側面にLDD構造の低濃度不純物拡散

イン領域と基板との間又は隆起部の基端部に基板と同じ 導電型の不純物領域を形成すれば、空乏層の伸びが抑え られ、短チャネル効果が抑制される。本発明の製造方法 により、基板に凹部を形成してチャネルが形成される部分の基板を隆起させ、ソース・ドレイン用の不純物を基 板表面の法線方向に対して傾いた方向からイオン注入 し、かつ注入過程で基板を基板面内で回転させるか、又 はソース・ドレイン用に拡散係数の異なる2種類の不純 物をほば基板表面の法線方向からイオン注入し、熱処理 により拡散させることにより、ゲート電極が形成される 部分の基板を隆起させた構造のMOSトランジスタを少 ない工程数で形成することができる。

【0032】本発明の製造方法により、ゲート電極を形 成し更にゲート絶縁膜もエッチングした後、アルカリ性 エッチング液を用いて基板をエッチングすることによ り、基板に凹部を形成するとともに断面形状が台形の隆 起部を形成することができ、ゲート電極が形成される部 分の基板隆起部の断面形状を台形にしたMOSトランジ スタを製造することができる。本発明の製造方法によ り、基板に凹部を形成してチャネルが形成される部分の 20 基板を隆起させ、ソース・ドレイン用の不純物を注入す る前に、基板と同じ導電型の不純物をほぼ基板表面の法 線方向から深くイオン注入することにより、空乏層の伸 びを抑えたLDD構造のMOSトランジスタを製造する ことができる。本発明の製造方法により、基板と同じ導 電型の不純物をほぼ基板表面の法線方向から深くイオン 注入した後に、基板に凹部を形成してチャネルが形成さ れる部分の基板を隆起させ、ソース・ドレイン用の不純 物を注入することによっても、空乏層の伸びを抑えたL DD構造のMOSトランジスタを製造することができ 30

る。

【図面の簡単な説明】

【図1】第1の実施例を示す要部断面図である。

【図2】第2の実施例を示す要部断面図である。

【図3】第3の実施例を示す要部断面図である。

【図4】製造方法の第1の実施例を示す工程断面図である。

12

【図 5】製造方法の第2の実施例を示す要部工程断面図である。

10 【図6】図1のMOSトランジスタの製造方法を示す工 程断面図である。

【図7】図1のMOSトランジスタを改良したMOSトランジスタの製造方法を示す工程断面図である。

【図8】図2のMOSトランジスタの製造方法を示す工程断面図である。

【図9】図3のMOSトランジスタの製造方法を示す工程断面図である。

【符号の説明】

2 シリコン基板

20 4, 4 a 凹部

6,6a 隆起部

8 ゲート酸化膜

10 ゲート電極

12, 14 高濃度ソース・ドレイン領域


16,18 低濃度ソース・ドレイン領域

22,24,26 基板と同じ導電型の不純物拡散 領域


28 フォトレジストパターン


30 絶縁膜の側壁

【図1】




[図2]








【図3】




(E)









フロントページの続き

(72)発明者 塩尻 和也

東京都大田区中馬込1丁目3番6号 株式 会社リコー内